Arquitetura inovadora dispensa interposer de silício e promete solucionar gargalos de custo e desempenho para IA.
A Revolução da Memória para IA
Uma patente da Intel, publicada em 2 de julho de 2026, revela os planos da empresa para uma nova arquitetura de memória de alta largura de banda (HBM), conhecida como Cross-Batch Memory (XBM). O objetivo é superar os custos e desafios de empacotamento da HBM convencional baseada em interposer.
O Que Torna o XBM Único?
- Design Estrutural: O XBM substitui a DRAM convencional e sua interface ultra-larga por transistores back-end-of-line (BEOL) e links seriais Universal Chiplet Interconnect Express (UCIe).
- Redução de Custos: A arquitetura elimina o caro interposer de silício, resultando em um pacote menor e mais acessível.
- Reparo Integrado: Inclui recursos de reparo de defeitos embutidos, crucial para stacks de memória mais altos.
Detalhes da Arquitetura XBM
O design consiste em uma pilha de dies de memória, cada um contendo DRAM 1T1C fabricada no BEOL, interconectados por vias de silício (TSVs) e conexões HBI de alta largura de banda. Os dies de aproximadamente 1,5 GB podem ser empilhados de 8 a 16 camadas, com dados saindo da pilha através de pacotes UCIe a 32 gigatransferências por segundo (GT/s).
Principais Diferenças em Relação ao HBM Padrão
- Localização da DRAM: XBM move as células DRAM para o BEOL (camada de metal e vias) em vez do FEOL (camada de transistores), permitindo blocos de memória menores e endereçáveis de forma independente.
- Interface de Comunicação: Em vez da interface paralela ultra-larga do HBM, o XBM serializa os dados em pacotes UCIe, tornando o design “chiplet-native” e mais simples e barato de empacotar.
- Capacidade de Reparo: A base do die possui canais sobressalentes dedicados, auto-reparo integrado (BISR) e arrays de memória redundantes para corrigir defeitos após a montagem.
Otimização de Empacotamento
A Intel foca em reduzir a altura (Z-height) da pilha com estruturas como Memory-on-Package (MoP) e “reversed overhang”. Isso elimina a necessidade de reforços e permite a alimentação direta da DRAM do regulador de tensão, contribuindo para um pacote “menor e mais barato”.
XBM vs. ZAM: Estratégias Paralelas da Intel
- XBM: Uma patente exclusiva da Intel que altera o próprio transistor DRAM e a interface.
- ZAM (Z-Angle Memory): Arquitetura co-desenvolvida com a SAIMEMORY, focada em empilhamento de 9 camadas de DRAM convencional via ligação por fusão, com comercialização prevista para 2029.
Essas iniciativas demonstram o esforço da Intel em explorar múltiplas alternativas para superar os desafios da memória de alta largura de banda para IA.
Ressalvas e Desafios
Como toda patente, o XBM possui ressalvas. O pedido foi feito há 18 meses, sem produto ou roadmap oficial. A interface UCIe já opera no limite de sua taxa, e a DRAM de transistor de backend ainda não foi comprovada em escala de fabricação. A arquitetura precisará se justificar contra o HBM4E e o próprio cronograma do ZAM da Intel.
