TSMC: CoWoS Dominará Processadores AI Gigantes por Mais Tempo

Tecnologia de Empacotamento em Wafer Atinge 58 Chips em um Único Pacote, Superando Painéis por Enquanto

A Corrida por Chips AI Gigantes

A indústria está desenvolvendo pacotes de chips massivos para a IA do futuro, com tecnologias que podem integrar até 58 chips em uma única unidade. No entanto, o caminho para esses super chips ainda está em discussão, como revelado no Simpósio Europeu de Tecnologia da TSMC.

CoWoS vs. Empacotamento em Painel

Kevin Zhang, da TSMC, afirma que, embora o empacotamento em painel prometa pacotes maiores, ele não oferece a mesma densidade de interconexão que as tecnologias atuais baseadas em wafer, como o CoWoS.

Vantagem Tecnológica do Wafer

Zhang destaca que a complexidade geométrica do processo baseado em painel não se compara à capacidade da tecnologia de wafer. CoPoS é visto como uma forma de usar o processo em painel para escalar o interposer.

Mito da Substituição

Existe um equívoco de que o empacotamento em painel substituirá tecnologias como CoWoS devido aos seus tamanhos de pacote maiores (310mm×310mm vs. 120mm×150mm) e custos mais baixos. A TSMC discorda.

Futuro do CoWoS: Muita Margem de Crescimento

Zhang enfatiza que o roteiro do CoWoS ainda tem muito a oferecer. A tecnologia baseada em wafer pode escalar até 14X e integrar 58 dies grandes. A TSMC continua explorando todas as opções, incluindo o empacotamento em painel.

Diferença de Ferramentas

O empacotamento em painel não pode usar as ferramentas existentes para wafer-level, que aproveitam equipamentos de litografia e gravação de chips lógicos. As ferramentas para integração em painel são menos avançadas.

Avanço da Tecnologia em Wafer

Zhang reitera que o processo baseado em wafer é tecnologicamente muito mais avançado, representando o que há de mais moderno na fabricação hoje. Para o empacotamento em painel evoluir, a indústria precisa de melhorias rápidas.

Tamanho do Pacote: A Vantagem do Painel

A principal vantagem dos painéis é o tamanho maior do pacote (310mm×310mm inicialmente, até 750mm×620mm no futuro), superando os substratos CoWoS (120mm×150mm, depois 150mm×250mm). Zhang sugere que CoPoS pode complementar o CoWoS.

Complementaridade e Opções Futuras

A relação entre CoPoS e CoWoS dependerá da configuração do produto. A TSMC visa oferecer todas as opções aos clientes para otimizar suas soluções. CoWoS ainda tem muito potencial, mas CoPoS é uma alternativa promissora.

Lançamento do CoPoS: Linha Piloto e Produção em Massa

A TSMC deve concluir a linha piloto de CoPoS em junho. A produção em alto volume é esperada entre 2028 e 2029, ou até 2029-2030, considerando o uso de novas ferramentas. Como CoWoS, CoPoS provavelmente terá uma adoção gradual.

Baseado no artigo de Tom’s Hardware