Enquanto a indústria busca incessantemente por CPUs mais rápidas, o pesquisador de hardware Christopher Domas (@xoreaxeaxeax) inverteu a lógica com seu projeto ‘CPU Deoptimization’. O objetivo é encontrar as instruções x86 mais lentas possíveis, criando um ‘Salão da Vergonha’ da lentidão.
A instrução que conquistou o topo do pódio da lentidão é a fxrstor64. Ela levou impressionantes 62 segundos, ou mais de 198 bilhões de ciclos, para ser concluída. Esta instrução é responsável por restaurar o estado dos registradores SIMD em uma localização de memória de 512 bytes.
Domas utilizou técnicas engenhosas para maximizar a latência da fxrstor64:
O pesquisador planeja explorar as instruções AMX dos processadores Intel Sapphire Rapids com xrstore64. Com uma área de estado aumentada de 512 bytes para 8KB, a expectativa é que a execução possa ultrapassar 1 trilhão de ciclos.
O leaderboard x86 já está disponível no GitHub, e Domas planeja expandir para ARM e RISC-V. Algumas regras para as medições incluem:
Os testes foram realizados principalmente em CPUs Intel Core i7-8559U e AMD Ryzen 7 5800H. Para a instrução rdmsr, um chip VIA Eden (do início dos anos 2000) foi utilizado. Este chip possui um registro indocumentado (0x133) que proporcionou um tempo de resposta excepcionalmente alto: 202 microssegundos ou 161.602 ciclos.
Este não é o primeiro experimento de Domas. Um projeto anterior, chamado `movfuscator`, é um compilador C que utiliza exclusivamente o comando `mov` (mover).